SRAM

Na Galipedia, a Wikipedia en galego.

SRAM é o acrónimo de Static Random Access Memory (Memoria Estática de Acceso Aleatorio), un tipo de memoria RAM (RAM estática) alternativa á DRAM (RAM dinámica).

A memoria SRAM é moi cara, polo que se adoita usar con máis frecuencia a memoria DRAM a cal é máis barata e máis pequena, pero tamén máis lenta, ademais necesita sinais periódicos de refresco para que non perda o seu contido. A SRAM pola súa parte non necesita ser refrescada. Ambas memorias son volátiles, é dicir, cando se corta o suministro de corrente, os datos almacenados perdense.

Debido ao alto coste de fabricación da SRAM e á súa alta velocidade, o seu uso máis común está na memoria caché dos ordenadores.

Deseño[editar | editar a fonte]

"Acceso aleatorio" significa que a localización das posicións na memoria onde os datos serán lidos ou escritos, non segue ningunha orde. Cada bit nunha SRAM é almacenado en catro transistores que forman un biestable. Esta célula de almacenaxe ten dous estados estables, os cales se empregan para denotar 0 ou 1. Dous transistores adicionáis serven para controlar o acceso á célula de almacenaxe durante as operacións de lectura ou escritura.

Outra diferencia coa DRAM que contribúe a facer a SRAM máis rápida é que os chips comerciais aceptan tódolos bits de dirección á vez. O tamaño da SRAM con m liñas de dirección e n liñas de datos é 2m palabras, ou 2m*n bits.

Operacións da SRAM[editar | editar a fonte]

Unha célula de SRAM ten tres estados distintos nos que pode estar:

  1. Repouso (standby): cando non se realizan tarefas de acceso ao circuito
  2. Lectura (reading): cando a información se solicita
  3. Escritura (writing): cando se actualizan os contidos

Tipos de memoria SRAM[editar | editar a fonte]

Async SRAM[editar | editar a fonte]

É asíncrona, isto é, independente da frecuencia do reloxo e con tempos de acceso entre 20 e 12 nanosegundos. Podemos atopar este tipo de memoria na caché dos antigos i386, i486 e primeros Pentium.

Sync SRAM[editar | editar a fonte]

Tódalas sincronizacións inícianse polo tempo de subida/baixada do reloxo. A dirección, dato almacenado e outras sináis de control asócianse ás sinais do reloxo.

É a seguinte xeración, capaz de sincronizarse co procesador e cun tempo de acceso entre 12 e 8,5 nanosegundos. Moi empregada en sistemas con bus a 66 MHz.

Pipelined SRAM[editar | editar a fonte]

Sincronízase igualmente có procesador. Tarda en cargar os datos máis que a anterior, aínda que unha vez cargados, accede a eles con máis rapidez. Opera con tempos entre 8 e 4,5 nanosegundos.